PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-344948

(43) Date of publication of application: 14.12.1999

(51)Int_CI.

G09G 3/20

G09G 3/28

G09G 3/30

(21)Application number: 10-154986

(71)Applicant: PIONEER ELECTRON CORP

(22)Date of filing:

03.06.1998


(72)Inventor: IDE SHIGEO

(54) DRIVING DEVICE FOR DISPLAY PANEL

(57) Abstract:

PROBLEM TO BE SOLVED: To attain the lowering of power consumption by generating the potential change generated at other end of a coil as driving pulses.

SOLUTION: When the switching signal supplied from a drive control circuit is shifted to a logic level '0', a switching element S becomes to be in a cutoff state. When the energy stored in a coil L becomes zero and a current flowing in the coil traverses zero, this time, a capacitor C2 and a load capacitance start dischargings. A current is allowed to flow along a route consisting of the capacitor C2, the load capacitance, the coil L and a capacitor C1. In this case, when the capacitor C1 is charged by the current allowed to flow in via the coil L and the potential on a line 2 reaches a negative potential, a diode D becomes to be biased in a forward direction and a sine wave shaped pulse having a crest value is generated. Then, such pulses are used as sustenance pulses and pixel data pulses.



LEGAL STATUS

[Date of request for examination]

16.10.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3568098

[Date of registration]

25.06.2004

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-344948

(43)公開日 平成11年(1999)12月14日

(51) Int.Cl. 6		識別記号	FI		
G09G	3/20	6 2 1	G 0 9 G	3/20	621G
	3/28			3/28	J
	3/30			3/30	J

審査請求 未請求 請求項の数7 OL (全 12 頁)


(21)出願番号	特願平10-154986	(71)出願人	000005016
			バイオニア株式会社
(22)出顧日	平成10年(1998) 6月3日		東京都目黒区目黒1丁目4番1号
		(72)発明者	井手 茂生
			山梨県中巨摩郡田富町西花輪2680番地パイ
		[オニア株式会社ディスプレイセンター内
		(74)代理人	
	•		
		į.	

(54) 【発明の名称】 表示パネルの駆動装置

(57)【要約】

【課題】小規模な構成にて、高速動作が可能な表示バネルの駆動装置を提供することを目的とする。

【解決手段】直流電圧を発生する直流電源と、この直流電源に並列に接続された第1コンデンサと、上記直流電源の正側端子にその一端が接続されているコイルと、かかるコイルの他端と上記直流電源の負側端子との間の接続及び遮断を交互に行うスイッチング手段と、上記コイルの他端にアノード端が接続されていると共に上記直流電源の負側端子にカソード端が接続されているダイオードと、かかるダイオードに並列に接続された第2コンデンサとからなり、上記コイルの他端に生じた電位変化を駆動パルスとして発生する。



【特許請求の範囲】

【請求項1】 複数の行電極と、前記行電極に交差して 配列された複数の列電極とを有する表示パネルの前記電 極各々に印加すべき駆動パルスを発生する駆動装置であって、

直流電圧を発生する直流電源と、

前記直流電源に並列に接続された第1コンデンサと、 前記直流電源の正側端子にその一端が接続されているコ イルと、

前記コイルの他端と前記直流電源の負側端子との間の接 10 続及び遮断を交互に行うスイッチング手段と

前記コイルの他端にカソード端が接続されていると共に 前記直流電源の負側端子にアノード端が接続されている ダイオードと、

前記ダイオードに並列に接続された第2コンデンサとか らなり、

前記コイルの他端に生じた電位変化を前記駆動バルスとして発生するととを特徴とする表示パネルの駆動装置。

【請求項2】 前記駆動パルスのピーク電圧値を検出するピーク電圧値検出手段と、前記ピーク電圧値に応じて 20前記駆動パルスの波高値を一定値に保つ安定化手段とを含むことを特徴とする請求項1記載の表示パネルの駆動装置。

【請求項3】 前記直流電源は、前記直流電圧の電圧値が可変な可変直流電源であり、

前記安定化手段は、前記ピーク電圧値に応じて前記可変 直流電源で発生すべき前記直流電圧の値を変化せしめる ことを特徴とする請求項2記載の表示パネルの駆動装 置。

【請求項4】 前記安定化手段は、前記スイッチング手 30段における前記接続及び遮断の期間比を前記ピーク電圧値に応じて調整せしめることを特徴とする請求項1及び2記載の表示パネルの駆動装置。

【請求項5 】 前記安定化手段は、前記スイッチング手段における前記接続及び遮断の切り替え周期を前記ピーク電圧値に応じて調整せしめることを特徴とする請求項 1及び2記載の表示パネルの駆動装置。

【請求項6】 前記駆動パルスは、前記行電極に印加される維持パルスであることを特徴とする請求項1記載の表示パネルの駆動装置。

【請求項7】 前記駆動バルスは、前記列電極に印加される画素データバルスであることを特徴とする請求項1記載の表示パネルの駆動装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、交流駆動型プラズマディスプレイパネル (以下、PDPと称する) 又はエレクトロルミネセンス (以下、ELと称する) 等の容量性負荷を有する表示パネルの駆動装置に関する。

[0002]

2

【従来の技術】現在、壁掛TVとして、PDP、EL等の如き自発光型の平面パネルを用いた表示装置が製品化されている。図1は、かかる表示装置の概略構成を示す図である。図1において、表示パネルとしてのPDP1のは、X及びYの1対にて1画面の各行(第1行~第n行)に対応した行電極対を為す行電極Y、~Y。及びX、~X。を備えている。更に、PDP1のには、上記行電極対に直交し、かつ図示せぬ誘電体層及び放電空間を挟んで1画面の各列(第1列~第m列)に対応した列電極乙、~Z。が形成されている。尚、1対の行電極対(X、Y)と1つの列電極乙との交差部に1つの放電セルC

【0003】行電極駆動回路30は、先ず、図2に示されるが如き正電圧のリセットバルスRP、を発生してこれを行電極Y、~Y。の各々に同時に印加する。これと同時に、行電極駆動回路40は、負電圧のリセットバルスRP、を発生してこれを全ての行電極X、~X。に同時に印加する。これらリセットバルスRP、及びRP、の同時印加により、PDP10の全ての放電セルが放電励起して荷電粒子が発生し、この放電終息後、全放電セルの誘電体層には一様に所定量の壁電荷が形成される(リセット行程)。

【0004】かかるリセット行程の終了後、列電極駆動回路20は、画面の第1行〜第n行各々に対応した画素データに応じた画素データパルスDP1〜DP。を生成し、これらを図2に示されるが如く順次列電極乙1〜乙。に印加して行く。行電極駆動回路30は、画素データパルスDP1〜DP。各々の印加タイミングに応じて負電圧の走査パルスSPを発生し、これを図2に示されるが如く順次、行電極Y1〜Y1へと印加して行く。

【0005】上記走査バルスSPが印加された行電極に属する放電セルの内で、正電圧の画素データバルスが更に同時に印加された放電セルにおいて放電が生じ、その壁電荷の大半が失われる。一方、走査バルスSPが印加されたものの正電圧の画素データバルスが印加されなかった放電セルでは放電が生じないので、上記壁電荷が残留したままとなった放電セルは発光放電セル、壁電荷が残留したままとなった放電セルは発光放電セルとなる(アドレス行程)。

【0006】かかるアドレス行程が終了すると、行電極駆動回路30及び40は、図2に示されるが如く、正電圧の維持パルス1 P_v を連続して行電極 Y_1 ~ Y_n 各々に印加すると共に、かかる維持パルス1 P_v の印加タイミングとは、ずれたタイミングにて正電圧の維持パルス1 P_x を連続して行電極 X_1 ~ X_n 8々に印加する。かかる維持パルス1 P_x 及び1 P_v が交互に印加されている期間に亘り、上記壁電荷が残留したままとなっている発光放電セルが放電発光を繰り返しその発光状態を維持する(維持放電行程)。

50 【0007】図1に示される駆動制御回路50は、供給

1

された映像信号のタイミングに基づいて、図2に示されるが如き各種駆動パルスを生成する為の各種スイッチング信号を生成し、これらを上記列電極駆動回路20、行電極駆動回路30及び40各々に供給する。すなわち、列電極駆動回路20、行電極駆動回路30及び40各々は、駆動制御回路50から供給されるスイッチング信号に応じて、図2に示される各種駆動パルスを生成するのである。

【0008】図3は、行電極駆動回路30の内部に設けられており、上記リセットバルスRP、及び維持バルスIP、各々を発生する駆動バルス発生回路を示す図である。図3において、かかる駆動バルス発生回路には、その一端が、PDP10の接地電位としてのPDP接地電位Vsに接地されているコンデンサC1が設けられている

【0009】スイッチング素子S1は、上記駆動制御回路50から論理レベル"0"のスイッチング信号SW1が供給されている間は遮断状態にある。一方、かかるスイッチング信号SW1の論理レベルが"1"である場合には接続状態となり上記コンデンサС1の他端に生じた電位20をコイルL1及びダイオードD1を介してライン2上に印加する。これによりコンデンサС1は放電を開始し、その放電により生じた電位がライン2上に印加されるのである。

【0010】スイッチング素子S2は、上記駆動制御回路50から論理レベル"0"のスイッチング信号SW2が供給されている間は遮断状態である一方、かかるスイッチング信号SW2の論理レベルが"1"である場合には接続状態となって上記ライン2上の電位をコイルL2及びダイオードD2を介して上記コンデンサC1の他端に印30加する。すなわち、コンデンサC1は、上記ライン2上の電位によって充電されるのである。

【0011】スイッチング素子S3は、上記駆動制御回路50から論理レベル"0"のスイッチング信号SW3が供給されている間は遮断状態である一方、かかるスイッチング信号SW3の論理レベルが"1"である場合には接続状態となって直流電源B1の正側端子電位Vcをライン2上に印加する。尚、この直流電源B1の負側端子には、上記PDP接地電位Vsが印加されている。

【0012】スイッチング素子S4は、上記駆動制御回路50から論理レベル"0"のスイッチング信号SW4が供給されている間は遮断状態である一方、かかるスイッチング信号SW4の論理レベルが"1"である場合には接続状態となって上記PDP接地電位Vsをライン2上に印加する。ライン2は、負荷容量C。を有するPDP10の行電極Yに接続されている。すなわち、行電極駆動回路30の内部には、図3に示されるが如き回路が、行電極Y、~Y。各々に対応したn系統分だけ設けられているのである。

【0013】図4は、図2に示されるが如き維持バルス 50

IP、をかかるライン2上に生成すべく、上記駆動制御回路50が図3に示される行電極駆動回路30に供給するスイッチング信号SW1~SW4各々のタイミングを示す図である。図4に示されるように、先ず、スイッチング信号SW1~SW4の内、スイッチング信号SW4のみが論理レベル"1"であるので、スイッチング素子S4が接続状態となり、上記PDP接地電位Vsがライン2上に印加される。よって、との間、ライン2上の電位は上記PDP接地電位Vs、すなわち0[V]である。

【0014】次に、スイッチング信号SW4が論理レベル"0"、スイッチング信号SW1が論理レベル"1"に夫々切り替わると、スイッチング素子S1のみが接続状態となり、コンデンサC1に蓄えられていた電荷が放電される。よって、コイルL1には過渡的に図4に示されるが如き形態にて電流が流れる。かかる電流がダイオードD1、スイッチング素子S1、及びライン2を介してPDP10に流れ込み、その負荷容量C。が充電されることにより、ライン2上の電位は図4に示されるように徐々に上昇して行く。

【0015】次に、スイッチング信号SW1が論理レベ ル"0"、スイッチング信号SW3が論理レベル"1"に夫 々切り替わると、スイッチング素子S3のみが接続状態 となり、直流電源 B 1 の正側端子電位 V c がライン2 上 に印加される。よって、この間、ライン2上の電位は図 4に示されるようにVcに固定される。次に、スイッチ ング信号SW2が論理レベル"1"、スイッチング信号S ₩3が論理レベル"0"に夫々切り替わると、スイッチン グ素子S2のみが接続状態となり、コイルL1には過渡 的に図4に示されるが如き形態にて負の電流が流れる。 すなわち、上述の如く充電されたPDP10の負荷容量 C。が放電し、その電流が、ライン2、コイルL2、ダ イオードD2及びスイッチング素子S2を介して、コン デンサC1に流れ込んで回収されるのである。これによ り、ライン2上の電位は図4に示されるように徐々に下 降して行く。

【0016】以上の如き動作により、図4に示されるが如き正電圧の維持バルスIP、がライン2上に印加されるのである。しかしながら、図3に示される構成では、4つのスイッチング素子S1~S4を必要とする為、その回路規模が大になるという問題があった。又、これらスイッチング素子S1~S4各々はMOSトランジスタにて実現するが、スイッチング素子S1~S4の内、S1~S3に関してはこれらをスイッチング駆動する為の専用電源を用意しなければならない。これは、図3に示されるが如く、スイッチング素子S1~S3各々の両端に印加される電位はスイッチング信号SW1~SW3各々に対してフローティング状態となっている為、これらスイッチング信号SW1~SW3では直接、MOSトランジスタをスイッチング駆動出来ないからである。

【0017】従って、例えばスイッチング素子S1をM

OSトランジスタ化すると、実際には図5 に示されるが 如き構成となってしまう。すなわち、図3に示されるダ イオードD1及びライン2間にMOSトランジスタQを 接続すると共に、スイッチング信号SW1に応じてこの。 MOSトランジスタQをスイッチング動作させるべく、 更にフォトカプラPC、電源B2及びドライバDVが必 要となるのである。ドライバDVは、スイッチング信号 SW1が論理レベル"1"である場合には、電源B2にお ける高電位側の電位V。。をMOSトランジスタQのゲー ト端に供給する一方、かかるスイッチング信号SW1が 10 論理レベル"0"である場合には、電源B2における低電 位側の電位V。をかかるゲート端に供給する。尚、かか る電位V。は、MOSトランジスタQのドレイン端に常 時印加されている。フォトカプラPCは、スイッチング 信号SW1の論理レベルを電気的に絶縁してドライバD Vに中継する。

【0018】 このように、図3に示される構成におい て、スイッチング索子SI~S3をMOSトランジスタ 化しようとすると、図5に示されるが如き付加回路が必 要となる為その回路規模が大になり、動作速度も低下し 20 てしまうという問題があった。

[0019]

【発明が解決しようとする課題】本発明は、上記の問題 を解決するためになされたものであり、簡略化された構 成にて、高速動作が可能な表示バネルの駆動装置を提供 することを目的とする。

[0020]

【課題を解決するための手段】本発明による表示パネル の駆動装置は、複数の行電極と、前記行電極に交差して 配列された複数の列電極とを有する表示パネルの前記電 30 極各々に印加すべき駆動バルスを発生する駆動装置であ って、直流電圧を発生する直流電源と、前記直流電源に 並列に接続された第1コンデンサと、前記直流電源の正 側端子にその一端が接続されているコイルと、前記コイ ルの他端と前記直流電源の負側端子との間の接続及び遮 断を交互に行うスイッチング手段と、前記コイルの他端 にカソード端が接続されていると共に前記直流電源の負 側端子にアノード端が接続されているダイオードと、前 記ダイオードに並列に接続された第2コンデンサとから なり、前記コイルの他端に生じた電位変化を前記駆動バ ルスとして発生する。

[0021]

【発明の実施の形態】図6は、本発明による表示パネル の駆動装置を備えた表示装置の構成を示す図である。図 6において、表示パネルとしてのPDP10は、X及び Yの1対にて1画面の各行(第1行~第n行)に対応し た行電極対を為す行電極Y、~Y。及びX、~X。を備えて いる。更に、PDP10には、上記行電極対に直交し、 かつ図示せぬ誘電体層及び放電空間を挟んで1画面の各

されている。尚、1対の行電極対 (X、Y) と1つの列 電極 Z との交差部に 1 つの放電セル C 、、、、が形成され る。

【0022】行電極駆動回路31は、図2に示されるが 如き正電圧のリセットパルスRP、 負電圧の走査パル スSP、及び維持パルスIP、各々を発生し、これらを 図2に示されるタイミングにて行電極Y,~Y。の各々に 印加する。行電極駆動回路41は、図2に示されるが如 き負電圧のリセットバルスRP*、及び正電圧の維持バ ルスIP_{*}各々を発生し、これらを図2に示されるタイ ミングにて行電極X、~X。の各々に印加する。

【0023】列電極駆動回路21は、画面第1行〜第n 行各々に対応した画素データに応じた画素データパルス DP、~DP。を生成し、これらを図2に示されるように 順次列電極 Z1~ Z。 に印加して行く。 駆動制御回路 51 は、供給された映像信号に基づき、図2に示されるが如 き各種駆動バルスを生成する為の各種スイッチング信号 を生成し、これらを上記列電極駆動回路21、行電極駆 動回路31及び41各々に供給する。

【0024】尚、これら行電極駆動回路31、行電極駆 動回路41、及び列電極駆動回路21各々の内部には、 図7に示されるが如き本発明による駆動装置としてのフ ライバックバルス出力回路が設けられている。図7にお いて、直流電圧を発生する直流電源B1の負側端子はP DP10の接地電位であるPDP接地電位Vs に接地さ れている。尚、かかる直流電源B1の電圧値は、PDP 10の電極に印加すべき各種駆動バルスの波高値より低 い値に設定されている。直流電源B1には、並列にコン デンサC1が接続されている。更に、かかる直流電源B 1の正側端子にはコイルLの一端が接続されており、と のコイルしの他端はライン2を介してPDP10の各電 極(行電極又は列電極)に接続されている。スイッチン グ素子Sは、駆動制御回路51から供給されたスイッチ ング信号に応じて、上記コイルしの他端と上記直流電源 B1の負側端子との間の接続及び遮断を行う。更に、 F 記コイルLの他端にカソード端が接続されており、かつ 直流電源B1の負側端子にそのアノード端が接続されて いるダイオードDが設けられている。 コンデンサC2 は、このダイオードDに並列に接続されている。尚、図 7に示されるように、直流電源 B 1 の負側端子、スイッ チング素子S、ダイオードDのアノード端、コンデンサ C1及びC2各々の一端は夫々上記PDP接地電位Vs に接地されている。尚、コンデンサClの容量は、コン デンサC2の容量、及びPDP10が有する負荷容量C 0に比して充分大きな値である。

【0025】以下に、図7に示されるフライバックパル ス出力回路の動作について、図8~図10を参照しつつ 説明する。先ず、図8に示される時点t。~t,の如く、 駆動制御回路51から供給されたスイッチング信号が論 列(第1列~第m列)に対応した列電極Z,~Z。が形成 50 理レベル"0"である期間中は、スイッチング素子Sは遮

断状態である。よって、ダイオードDが順方向にバイアスされ、コンデンサC1及びコイルしの共振により、図9(a)の太線矢印にて示されるコンデンサC1〜ダイオードD〜コイルしなる経路にて電流が流れ減少して行く。

【0026】次に、図8に示される時点t,~t,の如く、駆動制御回路51から供給されたスイッチング信号が論理レベル"1"に推移すると、スイッチング素子Sは接続状態となる。ことで、時点t,以降、図9(b)の太線矢印にて示されるように、コンデンサC1~ダイオ 10~FD間を流れる電流の方向が逆転し、図8に示されるが如くその電流量は徐々に上昇し、コイルしにエネルギーが蓄えられる。

【0027】次に、図8に示されるように、再び駆動制御回路51から供給されたスイッチング信号が論理レベル"0"に推移すると、スイッチング素子Sは遮断状態となる。これにより、図9(c)及び(d)に示されるが如く、コイルLと、コンデンサC2及びPDP10の負荷容量C0との間で共振が起こる。かかる共振動作では、先ず、コイルLに蓄えられていたエネルギーがの、すなわちライン2上を流れる電流が0(時点 t.)になるまでコイルLに蓄えられていたエネルギーが放出され、コンデンサC2及び負荷容量C0の充電が為される。これらコンデンサC2及び負荷容量C0の充電がある。これらコンデンサC2及び負荷容量C0への充電動作により、ライン2上の電位は図8に示されるように徐々に上昇して行く。

【0028】 CCで、コイルしに蓄えられていたエネルギーが0となり、図8の時点 t、に示されるが如く流れる電流が0を横切ると、今度は、コンデンサC2及び負荷容量C0が放電を開始する。かかる放電により、図10(d)の太線矢印にて示されるが如き、コンデンサC2及び負荷容量C0~コイルし~コンデンサC1なる経路にて電流が流れる。この際、コンデンサC1なる経路にて電流が流れる。この際、コンデンサC1な、上記コイルしを介して流れ込んできた電流により充電動作により、ライン2上の電位は図8に示されるように徐々に下降して行く。

【0029】 ことで、ライン2上の電位が負電位に到達すると、ダイオード Dが順方向にバイアスされることになり、図10(e)の太線矢印にて示されるが如き経路にてで電流が流れ始める。これら一連の動作により、図8に示されるが如く、波高値 V Vを有する正弦波状のバルス G P が生成される。尚、かかる波高値 V V は、直流電源 B 1 が発生する電圧値より高くなる。

【0030】そこで、かかるパルスGPを、図2に示されるが如き維持パルスIP、IP、 画素データパルスDPとして用いるのである。図11は、図7に示されるフライバックパルス出力回路を、

行電極駆動回路31における維持バルスIP、発生回路 行電極駆動回路41における維持バルスIP、発生回路 列電極駆動回路21における画素データバルスDP発生 回路

として用いた場合の適用例を示す図である。

【0031】尚、図11においては、PDP10が保有する全電極の内、行電極X,、Y,、及びZ,を駆動する分のみ記載してある。維持パルスIP、を生成するにあたり、駆動制御回路51は、図12に示されるが如く論理レベル"0"及び"1"を繰り返すスイッチング信号S,、を、図11に示される行電極駆動回路31中のスイッチング素子Sに供給する。これにより、図12に示されるが如く、波高値V。を有する正弦波状の維持パルスIP、が繰り返し生成され、これが行電極Y,に印加される。尚、この際、行電極駆動回路31に設けられているフライバックパルス出力回路の直流電源B1の電圧値は、上記波高値V。より低い値で良い。

【0032】又、維持パルスIP、を生成するにあたり、駆動制御回路51は、図13に示されるが如く論理レベル"0"及び"1"を繰り返すスイッチング信号S、を、図11に示される行電極駆動回路41中のスイッ20 チング素子Sに供給する。これにより、図13に示されるが如く、波高値V。を有する正弦波状の維持パルスIP、が繰り返し生成され、これが行電極X、に印加される。尚、この際、行電極駆動回路41に設けられているフライバックパルス出力回路の直流電源B1の電圧値は、上記波高値V。より低い値で良い。

【0033】又、画素データバルスDPを生成するにあたり、駆動制御回路51は、図14に示されるが如く論理レベル"0"及び"1"を繰り返すスイッチング信号SDを、図11に示される列電極駆動回路21中のスイッチング素子Sに供給する。これにより、図14に示されるように、波高値V。を有する正弦波状のバルスが繰り返しライン2上に生成される。ここで、スイッチング素子SSは、論理レベル"1"の画素データが供給されている場合にのみ接続状態となって、上記ライン2上に生成されたバルスを画素データバルスDPとして列電極Z、に印加する。尚、この際、列電極駆動回路21に設けられているフライバックバルス出力回路の直流電源B1の電圧値は、上記波高値V。より低い値で良い。

【0034】以上の如く、図7に示されるが如きフライ バックパルス出力回路によれば、直流電源B1の電圧値 は各駆動パルスの波高値よりも低くすることが出来るので、低消費電力化が図れる。又、図7に示されるようにスイッチング素子Sの一端は接地電位となっているので、このスイッチング素子SをMOSトランジスタ化するにあたり、図5に示されるが如きフォトカプラPC、電源B2、及びドライバDV等の付加回路が不要となる。よって、図3に示されるが如き電極駆動回路に比してその回路規模を小規模化できる。更に、使用しているスイッチング素子が1つで済むので、図3に示される電 極駆動回路に比して高速動作が可能となる。又、全共振

を利用してパルスを発生する構成となっているので、E MI妨害が少ないというメリットがある。

【0035】尚、上述の如く、図7に示されるフライバ ックパルス出力回路では大型のPDPを駆動した場合、 放電電流が増加すると共振コンデンサの容量不足等によ り、この駆動パルスの波高値が不安定になる場合があ る。図15は、かかる点に鑑みて為されたフライバック パルス出力回路の他の実施例を示す図である。

【0036】図15に示されるフライバックパルス出力 ド回路PH、抵抗R1及びR2からなるビーク電圧値検 出手段を付加すると共に、直流電源B1を可変直流電源 B1 に変更している。ピークホールド回路PHは、ラ イン2及びPDP接地電位Vs間に生じた電位差を抵抗 R1及びR2にて分圧した値に基づき、ライン2上に発 生した電圧のピーク電圧値を検出して保持し、これを可 変直流電源 B1 に供給する。可変直流電源 B1 は、 かかるピーク電圧値に応じた直流の電源電圧を発生し、 これをコンデンサC1の両端に印加する。

【0037】かかる構成により、ライン2上に発生した 20 駆動パルスの波高値が常に所望の一定値に安定するよう に、可変直流電源B1'において発生する直流の電源電 圧値を調整するのである。すなわち、駆動パルスの波高 値を逐次検出し、この検出した波高値に応じた分だけ可 変直流電源 B1'で発生する電源電圧値を調整すること により、駆動バルスの波高値を安定化しているのであ

【0038】尚、電源電圧値を調整する代わりに、スイ ッチング素子Sにおける接続及び遮断の期間比を上記ビ ーク電圧値に応じて調整せしめるようにしても良い。図 16は、かかる点に鑑みて為されたフライバックパルス 出力回路の更に他の実施例を示す図である。図16に示 されるフライバックパルス出力回路においては、図7に 示される回路に、図15と同様なピークホールド回路P H、抵抗R1及びR2と、デューティ調整回路DHを付 加する構成としている。デューティ調整回路DHは、ビ ークホールド回路PHから供給されたピーク電圧値に基 づいて、駆動制御回路51から供給されたスイッチング 信号のデューティ比を調整し、このデューティ調整され たスイッチング信号SWCをスイッチング素子Sに供給 する。すなわち、スイッチング素子Sが接続状態となっ ている期間と、遮断状態となっている期間との期間比を 上記ピーク値に応じて調整せしめるのである。

【0039】かかる構成により、例えば、ライン2上に 発生した駆動バルスの波高値が所望の値よりも低い場合 には、デューティ調整回路DHは、スイッチング素子S が接続状態となっている期間を長くして、上記スイッチ ング信号のデューティ調整を行う。この際、図17に示 されるように、スイッチング素子Sが接続状態となって いる期間が長いほどコイルしを流れる電流量が増大し

て、ライン2上に生成される駆動パルスの波高値も高く なって行くのである。

【0040】尚、スイッチング素子Sにおける接続及び 遮断期間の比を調整する代わりに、図18に示されるよ うに、接続及び遮断の切り替え周期を調整するようにし ても、同様に、駆動パルスの波高値を制御することが出 来る。との際、図18に示されるように、スイッチング 素子Sにおける接続及び遮断の切り替え周期を長くする ほど、コイルしを流れる電流量が増大して、ライン2上 回路においては、図7に示される回路に、ピークホール 10 に生成される駆動パルスの波高値も高くなって行くので ある。

[0041]

【発明の効果】以上、詳述した如く、本発明による表示 パネルの駆動装置は、コンデンサ及びコイルからなる共 振回路を用いた全共振を利用した動作により、各種の駆 動パルスを発生する構成としている。よって、かかる構 成によれば、発生すべき駆動パルスの波高値よりも低い 電圧値を有する直流電源で各種駆動パルスを発生すると とが出来るようになるので、低消費電力化を図ることが 出来る。又、使用しているスイッチング手段は1系統で 済むので、回路の小規模化及び高速動作が実現出来る。 更に、全共振を利用して駆動パルスを発生する構成とな っているので、EMI妨害が少ないというメリットがあ る。

【図面の簡単な説明】

【図1】自発光型の平面バネルを用いた従来の表示装置 の概略構成を示す図である。

【図2】各種駆動パルスの印加タイミングを示す図であ る。

30 【図3】行電極駆動回路30に設けられている駆動パル ス発生回路を示す図である。

【図4】図3に示される駆動パルス発生回路の内部動作 波形図である。

【図5】図3に示される駆動パルス発生回路におけるス イッチング素子S1~S3をMOSトランジスタにて形 成した場合の回路を示す図である。

【図6】本発明の駆動装置を備えた表示装置の概略構成 を示す図である。

【図7】本発明による駆動装置としてのフライバックバ 40 ルス出力回路を示す図である。

【図8】図7に示されるフライバックバルス出力回路の 動作波形図である。

【図9】図7に示されるフライバックバルス出力回路の 動作を説明するための図である。

【図10】図7に示されるフライバックバルス出力回路 の動作を説明するための図である。

【図11】図7に示されるフライバックパルス出力回路 を、列電極駆動回路21、行電極駆動回路31及び41 各々での維持パルス発生回路、並びに画素データパルス 50 発生回路として適用した場合の一例を示す図である。

【図12】図11に示される行電極駆動回路31にて維持パルス IP、を生成する際の内部動作波形を示す図である。

【図13】図11に示される行電極駆動回路41にて維持パルスIP、を生成する際の内部動作波形を示す図である。

【図14】図11に示される列電極駆動回路21にて画素データパルスDPを生成する際の内部動作波形を示す図である。

【図15】安定化回路を備えたフライバックパルス出力 10 回路を示す図である。

【図16】安定化回路を備えたフライバックパルス出力 回路の他の構成を示す図である。

【図17】図16に示される回路にて、スイッチング信号のデューティ比を制御して駆動バルスの波高値を調整*

* する際の動作波形を示す図である。

【図18】図16に示される回路にて、スイッチング信号の周期を制御して駆動バルスの波高値を調整する際の動作波形を示す図である。

【主要部分の符号の説明】

B1 直流電源

B1' 可変直流電源

Q,Q コンデンサ

D ダイオード

) DH デューティ調整回路


し コイル

PH ピークホールド回路


S スイッチング素子

10 PDP


[図1]




【図2】




[図3]



【図4】





(a) to -t 1

(b) t₁ -t₁

(c) t₁ -t₂

(d) t₂

(e) t₁ -t₂


(e) t₁ -t₂

(f) t₂


(f) t₂

(g) t₂


【図12】




[図13]




[図14]




【図15】



【図16】



[図17]



【図18】

